CONCEPTION ET OPTIMISATION D'UN AMPLIFICATEUR OPERATIONNEL RAIL TO RAIL CMOS FAIBLE TENSION FAIBLE CONSOMMATION

M. Loulou, S. Ait Ali, N. Masmoudi et L. Kamoun

Laboratoire d'Electronique et des Technologies de l'Information LETI Ecole Nationale d'Ingénieurs de Sfax, Tunisie. B.P. W 3038 Sfax, Tunisie. Mourad.loulou@enis.rnu.tn

(Received 2 October 2002 Accepted 12 December 2002)

RÉSUMÉ

Cet article porte sur la conception et l'optimisation de la conception d'un amplificateur opérationnel "AOP" CMOS rail to rail faible tension et faible puissance. Les techniques conventionnelles pour réaliser un étage d'entrée différentielle complémentaire exigent des circuits complexes supplémentaires. On propose dans ce papier une technique de conception économique et efficace pour surmonter ce problème. La technique proposée repose sur un chevauchement des régions de transition des courants de polarisation des deux types de paires différentielles à canal N et à canal P, afin d'avoir une transconductance constante. Parallèlement, une nouvelle méthodologie d'aide à la conception est présentée pour permettre l'optimisation et le dimensionnement de l'AOP. Les résultats de simulations, faites avec le simulateur SPICE employant le modèle BSIM3V3 de la technologie CMOS 0.35µm, démontrent que la variation g_m peut être limitée à ± 6.5 % et avec seulement ± 0.75 V comme tensions d'alimentation. Cet AOP a un gain statique de 113dB, un produit gain bande passante de 7.6MHz, avec une marge de phase de 67° et un Slew rate de 7.8V/µs.

Mots clés : circuits intégrés CMOS, AOP " rail to rail ", optimisation, méthodologie de conception, circuit racine carrée

ABSTRACT

This paper deals with design and optimization of low power low voltage CMOS rail to rail Operational Amplifier "OpAmp". Conventional techniques to built differential complementary CMOS stage need complex secondary circuits. The paper proposes the use of an efficient method to overcome this problem. The proposed method overlaps the bias of current transition domain of both PMOS and NMOS differential stages. This is in order to achieve full scale constant transconductance. In parallel a new methodology is proposed to design, optimize and size the OpAmp. Simulations are performed using SPICE software and BSIM3V3 model for CMOS $0.35\mu m$ process, show a fine OpAmp transconductance value limited to ± 6.5 % under only $\pm 0.75V$ power supply. The designed OpAmp has 113dB DC gain, 7.6MHz gain bandwidth product, with 67° phase margin and 7.8V/µs of slew rate.

Keywords: CMOS integrated circuit, AOP "rail to rail", optimization, conception methodology, RMS circuit

INTRODUCTION

Dans un monde guidé par les développements technologiques rapides, la tendance actuelle est la miniaturisation des circuits électroniques existants. Il en est de même pour les applications nécessitant l'utilisation d'amplificateurs opérationnels dans les circuits intégrés. Le principal objectif du présent travail est de développer une approche pour concevoir et optimiser des amplificateurs opérationnels en technologie CMOS, afin de concevoir un amplificateur ayant la plus grande étendue dynamique.

L'automatisation de la conception d'un AOP est devenue aussi une nécessité pour le concepteur, afin de réduire le temps de conception, particulièrement dans le cas des circuits standards tels que l'amplificateur opérationnel. Ce dernier est généralement employé dans des circuits de filtrage, de conversion A/N et N/A et d'autres fonctions de traitement analogique du signal. Ce sujet a été traité par plusieurs concepteurs, les solutions proposées varient dans leur complexité entre l'emploi de méthodes mathématiques complexes comme la programmation géométrique, et le calcul manuel (Hershenson *et al.*, 1998; Chen *et al.*, 1999; Loulou *et al.*, 2002). Dans tous les cas, quelle que soit la méthode employée, elle a toujours besoin d'un certain raffinement par le concepteur pendant la phase de simulation. En effet, la différence entre la prédiction théorique et les résultats de simulation est principalement causée par l'erreur induite par les approximations du modèle simplifié employé dans la procédure de calcul. Bien sûr, la compétence du concepteur est nécessaire pour que les résultats finaux s'accordent au maximum avec les spécifications projetées.

Dans cet article, on va étudier une nouvelle génération d'AOP CMOS dite "rail to rail", dont le principe s'aligne avec les tendances actuelles en terme de conception des circuits analogiques à savoir la conception de circuits à faible tension d'alimentation et faible consommation (Hogervorst *et al.*, 1992; Botma *et al.*, 1993; Huijsing *et al.*,1995; Hwang *et al.*, 1997).

PRINCIPE DE L'AOP RAIL TO RAIL

L'étage d'entrée d'un AOP est souvent constitué d'une seule paire différentielle de type-N ou de type-P (Jacob Baker *et al.*, 1998). Mais, dans le cas d'une structure rail to rail, on met en jeu deux paires différentielles complémentaires, une paire différentielle de type-N et une autre de type-P comme montré sur les Figures 1 et 2.

Une paire différentielle fonctionne avec des tensions d'entrée mode commun positives et négatives différentes. En effet cette dissymétrie est due principalement à une dégradation de la transconductance g_m de la paire différentielle dans un sens ou un autre selon le type de l'étage. Cette dégradation est causée par la diminution de la tension de polarisation grille-source des transistors de la paire différentielle qui à la limite peut entraîner leur blocage. Ceci correspond respectivement à une diminution de la tension mode commun dans le cas de la paire différentielle de type- N et une augmentation de cette tension dans le cas d'une paire différentielle de type- P. Donc pour avoir une étendue dynamique la plus proche des lignes d'alimentation; rail to rail, on peut combiner les deux paires en les connectant en parallèle.

La Figure 3 illustre le schéma de principe d'une structure rail to rail simple. Elle est constituée d'un étage différentiel complémentaire, un circuit de sommation et un étage de gain source commune. Cette structure va donc sommer les deux transconductances de chacune des deux paires différentielles, comme il est montré sur la Figure 3.



Figure 1. Etage différentiel de type-N. Figure 2. Etage différentiel de type-P.



Figure 3. Etage d'entrée complémentaire simple N-P.

Afin de simplifier le calcul pour la suite de la conception, on va prendre les transconductances des deux paires différentielles égales. Cette hypothèse n'est vraie que dans les cas suivants :

$$\frac{1}{2}\mu_N C_{ox} \left(\frac{W}{L}\right)_N = \frac{1}{2}\mu_P C_{ox} \left(\frac{W}{L}\right)_P = K$$
⁽¹⁾

Où μ_N et μ_P sont respectivement les mobilités des électrons et des trous, C_{OX} est la capacité d'oxyde par unité de surface et W et L sont la largeur et la longueur du canal du transistor MOS.

Et

$$I_N = I_P = I_{pol} \tag{2}$$

Alors

$$g_{mN} = g_{mP} = g_m = \sqrt{2KI_{pol}}$$
(3)

où g_m est la transconductance des transistors formant l'étage différentiel.

La caractéristique de la transconductance en fonction de la tension mode commun tel qu'elle est représentée sur la Figure 4 est subdivisée en trois régions de fonctionnement :

Région 1 : la tension mode commun V_{imc} proche de V_{SS} donc la paire-N (M₃-M₄) est bloquée car sa tension grille-source est inférieure à sa tension seuil. Par contre la paire-P (M₁-M₂) est conductrice. Dans ce cas la transconductance totale de l'étage complémentaire g_{mT} est:

$$g_{mT} = g_{mP} = g_m \tag{4}$$

Région 2 : V_{imc} est au milieu, alors les deux paires fonctionnent. Et la transconductance totale devient :

$$g_{mT} = g_{mP} + g_{mN} = 2g_m$$
 (5)

Région 3 : V_{imc} proche de V_{DD} donc la paire à canal P (M₁-M₂) est bloquée et la paire à canal N est conductrice. On aura dans ce cas :

$$g_{mT} = g_{mN} = g_m \tag{6}$$

D'après ces trois régions de fonctionnement, la transconductance totale de l'étage d'entrée varie entre g_m et $2g_m$, d'où une variation de 100%. Ceci constitue un défaut qui peut générer plusieurs anomalies sur le fonctionnement de la structure. Et pour faire face à ce défaut, on a intérêt à réduire au maximum cette variation, c.à.d rendre la transconductance constante. Cette propriété permet d'avoir une compensation en fréquence très robuste; en effet la capacité de compensation est directement dépendante de la transconductance de la paire différentielle comme le montre la relation (14). Ainsi la variation de la transconductance conduira à une variation de la fréquence de gain unitaire de l'AOP. Cependant, la marge de phase varie en même temps, ce qui conduit à des problèmes d'instabilité. Elle permet aussi la minimisation de la consommation, car la transconductance est à son maximum. Alors la puissance consommée est augmentée ; et elle conduit aussi à une amélioration de la linéarité de l'amplificateur en offrant un gain indépendant du niveau de la tension mode commun, d'où une minimisation de la distorsion harmonique.



Figure 4. Transconductance en fonction de la tension d'entrée mode commun.

Dans ce qui suit nous traitons les solutions proposées pour rendre la transconductance totale de l'AOP constante.

LES TECHNIQUES DE STABILISATION DE LA TRANSCONDUCTANCE

Plusieurs techniques ont été proposées dans la littérature pour faire face à la non stabilisation de la transconductance de l'étage différentiel, les premières solutions utilisent un circuit complémentaire de courant pour garder la somme de I_N et I_P constante (Jacob Baker, 1998; Wu *et al.*, 1994; Huijsing *et al.*, 1995); une deuxième technique propose l'utilisation d'un circuit de polarisation en racine carrée pour garder la somme $(\sqrt{I_P} + \sqrt{I_N})$ constante, (Hogervost *et al.*, 1992; Sakurai & Ismail, 1996; Botma *et al.*, 1993). Une autre technique utilise les commutateurs de courant pour changer I_{pol} de la paire différentielle (Hogervost *et al.*, 1995, 1996; Huijsing *et al.*, 1995).

W. Redman-White a utilisé la structure "hex-pair " pour commander les courants de polarisation des paires différentielles (Redman-White,1997). C. Hwang *et al.* ont utilisé un circuit de sélection max /min pour conduire un fort courant à la sortie de la paire différentielle (Hwang *et al.*, 1995, 1997). D'autres techniques utilisent une diode Zener électronique pour garder la somme des tensions de grille des paires différentielles ($V_{gsN}+V_{gsP}$) constante (Hogervost *et al.*, 1996) ou un circuit décalage de niveau continu " Shift DC Level " pour changer le niveau continu de l'entrée (Wang *et al.*, 1999).

Dans notre conception nous avons choisi la technique utilisant un circuit en racine carrée, cette technique présente les meilleures solutions de stabilisation de la transconductance dont la variation ne dépasse pas $\pm 10\%$.

CIRCUIT DE POLARISATION RACINE CARRÉE

La technique de polarisation racine carrée consiste à garder la somme $(\sqrt{I_P} + \sqrt{I_N})$ constante. L'idée de base vient du fait que la transconductance totale de l'AOP est proportionnelle à la somme $(\sqrt{I_P} + \sqrt{I_N})$.

On peut utiliser la caractéristique de la loi quadratique des transistors MOS pour mettre en œuvre le circuit de polarisation racine carrée. Le schéma de la Figure 5 met en œuvre l'étage d'entrée avec le circuit de polarisation racine carrée (Hogervost *et al.*, 1992; Sakurai & Ismail, 1996; Botma *et al.*, 1993).



Figure 5. Etage d'entrée complémentaire N-P avec circuit racine carrée.

L'analyse du schéma de la Figure 5 et précisément le circuit de polarisation racine carrée, donne :

 $V_{SG,123} + V_{SG,125} = V_{SG,121} + V_{SG,124} = \text{constante},$ Par conséquent : $\boxed{I}_{I} + \sqrt{I}_{I} = \text{constante},$ (8)

$$\sqrt{I_P} + \sqrt{I_N} = \text{constante}$$
 (8)

Le circuit est relativement complexe et sa fonctionnalité repose sur la loi quadratique du courant de drain du transistor MOS. Dans le cas d'une technologie submicronique ($L_{min} < l\mu m$), cette loi n'est pas valable et l'expression de la transconductance totale peut présenter des erreurs non négligeables.

La Figure 6 montre le schéma bloc d'un AOP à deux étages. La transconductance du premier étage est symbolisée par g_{md} et la transconductance du deuxième étage est symbolisée par g_{m5} .

 $g_{md} = g_{mn} + g_{mn}$

$$g_{od} = \left(g_{m24}r_{024}^2 / g_{m22}r_{022}^2\right) \tag{10}$$

$$g_{aa} = g_{a5} + g_{a6} \tag{11}$$

 g_{mn} et g_{mp} sont respectivement les transconductances de la paire différentielle de type N et de type P. g_{od} et g_{oo} sont respectivement les conductances de la paire" rail to rail" et de l'étage de gain. g_{m24} et g_{m22} sont respectivement les transconductances des transistors M_{24} et M_{22} .

L'expression simplifiée du gain du modèle petits signaux de l'AOP est donnée par l'expression (12) :

$$A(p) = \frac{g_{md}(g_{m5} - pC_c)}{p^2 C_L C_c + p g_{m5} C_c + g_{oo} g_{od}}$$
(12)

Où C_C et C_L sont respectivement les capacités de compensation et de charge.

Le produit gain-bande passante du circuit est donné par l'expression (13) :

$$GB \cong \frac{g_{md}}{2\pi C_c} \tag{13}$$

Et la capacité de compensation s'exprime comme suit :

$$C_{c} \cong \frac{C_{L}}{Q_{2}} \beta \frac{g_{md}g_{m5}}{(g_{m5} - \beta g_{md})_{2}}$$
(14)

Avec β le gain de la contre-réaction quand l'AOP est monté en boucle fermé.

L'étendue dynamique d'entrée en mode commun et la dynamique de sortie sont définies par les expressions (15-20) calculées en fonction de la tension de saturation des transistors mis en jeux au niveau des paires différentielles de type N et P et de l'étage de gain (Baker *et al.*, 1998) :

$$V_{i\min-N} = V_{gs3} + V_{Ib6} + V_{ss}$$
(15)

$$V_{i\,\text{max}-N} = V_{dd} + V_{Ib3} + V_{TN} \tag{16}$$

$$V_{i\min-P} = V_1 + V_{Ib2} + V_{TP} + V_{dd}$$
(17)

$$V_{i_{max-P}} = V_{211} + V_{TP} + V_{ss}$$
(18)

$$V_{o\max} = V_{dd} + V_{gs5} + V_{T5} \tag{19}$$

$$V_{o\min} = V_{gs6} - V_{T6} + V_{ss}$$
(20)

 $V_{Ib2}, V_{Ib3} \text{ et } V_{Ib6} \text{ sont les tensions de saturation des sources de courant } I_{b2}, I_{b3} \text{ et } I_{b6}. \ V_k \text{ et } V_{gsk} \text{ sont respectivement la tension de saturation et la tension grille-source du transistor } M_k. \ V_{TP} \text{ et } V_{TP} \text{ sont respectivement les tensions seuil des transistors } NMOS \text{ et } PMOS. \ V_{DD} \text{ et } V_{SS} \text{ sont les deux lignes d'alimentation.}$

(9)

.....

Avec :



Figure 6. Schéma bloc d'un AOP à 2-étages.

OPTIMISATION DE LA CONCEPTION

La phase la plus délicate dans la procédure de conception d'un circuit intégré d'une façon générale et en particulier CMOS, est le dimensionnement des transistors mis en jeu dans le circuit. Cette étape conditionne les performances du circuit. De plus les transistors MOS intégrés donnent au concepteur plus de souplesse dans leur dimensionnement, cette souplesse se caractérise par la dépendance des paramètres caractéristiques du transistor de ses dimensions. En revanche ceci complique la tâche du concepteur qui cherche à obtenir les meilleures performances pour son circuit et part à la recherche des dimensions optimales qui permettent d'optimiser le fonctionnement sur tout les aspects : caractéristiques dynamiques et statiques, tension d'alimentation, consommation de puissance, surface occupée, immunité au bruit etc. Le problème d'optimisation et d'automatisation de la conception des AOP a été traité dans la littérature, les solutions proposées varient dans leur complexités ; Chen et al. ont proposé une méthode de calcul manuel, celle-ci permet le dimensionnement de l'AOP sans atteindre un fonctionnement optimal (Chen et al., 1999). Hershenson et al. ont développé un outil de conception des AOP se basant sur la programmation géométrique (Hershenson et al., 1998), dans ce qui suit nous proposons une approche simple qui permet d'aboutir à un dimensionnement optimal se basant sur la minimisation des fonctions objectives (Loulou et al., 2002).

FORMULATION DE L'ALGORITHME D'OPTIMISATION

La formulation du problème d'optimisation dépend du fonctionnement exigé et de l'application. Généralement quelques paramètres comme la puissance consommée sont imposés et doivent être fixés pendant la conception. Le dimensionnement des transistors est classiquement déduit après la détermination de la tension de saturation drain-source notée par V_i pour le transistor M_i . Cette stratégie nous mène à exprimer les paramètres de l'AOP comme suit :

Le courant de polarisation est donné par l'expression (21) ceci suppose que la puissance totale P consommée par l'AOP est déterminée par le cahier des charges.

$$I_{b} = \frac{P}{(V_{dd} - V_{ss})(\gamma + m + 5)}$$
(21)

Où m est le facteur de modulation du courant de polarisation entre l'étage différentiel et l'étage de gain.

 γ est le facteur de modulation du courant de polarisation entre l'étage différentiel et l'étage de gain.

 α est le facteur de modulation du courant de polarisation entre l'étage différentiel et l'étage de sommation.

Avec :

$$m = \frac{I_5}{I_b} \tag{22}$$

$$\gamma = \frac{I_{r\acute{e}f}}{I_{b}}$$
(23)

$$\alpha = \frac{I_{212}}{I_b} \tag{24}$$

En se basant sur les paramètres du schéma équivalent en dynamique du transistor MOS calculés dans l'approximation du modèle niveau 1, et les remplaçant dans les expressions (12-14) les caractéristiques dynamiques de l'AOP rail to rail seront données par les expressions suivantes :

$$A_{O} = \frac{4}{\alpha \lambda^{2}_{n} (\lambda_{n} + \lambda_{p}) V_{3} V_{5} V_{24}}$$

$$P$$
(25)
(26)

$$GB = \frac{P}{\pi (V_{dd} - V_{ss})(\gamma + \alpha + m + 5)V_3C_C}$$
(26)

$$SR = \frac{I_b}{C_c} = \frac{P}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)C_c}$$
(27)

$$C_{C} = \frac{2}{Q^{2}} \frac{C_{L} m \beta V_{3} V_{5}}{(m V_{3} - \beta V_{5})^{2}}$$
(28)

où A_o est le gain statique de l'AOP, SR est le Slew Rate de l'AOP, λ est le facteur de modulation de la longueur du canal du transistor et Q Facteur de résonance de la fonction de transfert de l'AOP en boucle fermée.

Pour assurer la stabilité de l'AOP il faut mettre le facteur Q entre 0.6 et 0.8; la valeur typique est $1/\sqrt{2}$, ce qui inclut une marge de phase de 67°.

Les expressions (25 - 27) montrent que les caractéristiques dynamiques de l'AOP dépendent principalement des tensions de saturation V_3 et V_5 simultanément, par conséquent nous allons fonder notre démarche sur le calcul de ces deux paramètres afin d'optimiser les caractéristiques dynamiques de l'AOP.

Après détermination des tensions de saturation V_{i} , les rapports W/L_{i} des

différents transistors seront déterminés à partir de l'expression du courant dans le transistor MOS dans la région de saturation. Les courants dans les différents transistors exprimés en fonction de la puissance consommée par l'AOP aboutissent aux expressions suivantes :

$$\left[\frac{W}{L}\right]_{1,2} = \frac{P}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_{p}C_{\alpha x}V_{1,2}^{2}}$$
(29)
$$\frac{W}{L} \frac{\mu_{p}C_{\alpha x}V_{1,2}}{W}$$
(30)

$$\left[\frac{\mu}{L}\right]_{3,4} = \left(\frac{\mu_{p} c_{ox}}{\mu_{n} C_{ox}}\right) \left[\frac{\mu}{L}\right]_{1,2}$$
(21)

$$\left[\frac{W}{L}\right]_{lb\,2} = \frac{2P}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_{p}C_{ox}V_{ib\,2}^{2}}$$
(31)
W 2 P (32)

$$\begin{bmatrix} \frac{m}{L} \end{bmatrix}_{24} = \frac{2T}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_n C_{ox} V_{24}^2}$$

$$\begin{bmatrix} \frac{W}{L} \end{bmatrix}_{24} = \frac{2P}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_n C_{ox} V_{24}^2}$$
(33)

$$\left[\frac{m}{L}\right]_{22} = \frac{21}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_{p}C_{ox}V_{22}^{2}}$$
(55)

$$\left[\frac{W}{L}\right]_{6} = \frac{2mP}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_{n}C_{ox}V_{6}^{2}}$$
(34)

$$\left[\frac{W}{L}\right]_{lb\,6} = \frac{2P}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_n C_{ox} V_{ib\,6}^2}$$
(35)

$$\left[\frac{W}{L}\right]_{111} = \frac{2P}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_n C_{\alpha x} V_{111}^2}$$
(36)

$$\left[\frac{m}{L}\right]_{121 \sim 126} = \frac{2\gamma I}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_p C_{os} V_{121}^2}$$
(37)

$$\left[\frac{W}{L}\right]_{211} = \frac{2\alpha P}{(V - V)(v + \alpha + m + 5)u C V^2}$$
(38)

$$[\frac{W}{L}]_{5} = \frac{2mP}{(V_{dd} - V_{ss})(\gamma + \alpha + m + 5)\mu_{n}C_{as}V_{211}^{2}}$$
(39)

En remplaçant les tensions grille-source des transistors M_3 , M_5 et M_6 par la somme de la tension de saturation et de la tension seuil, Les principaux paramètres statiques de l'étendue dynamique d'entrée et de sortie seront données par les expressions suivantes:

$$V_{i\min-N} = V_3 + V_{Ib6} + V_{TN} + V_{ss}$$
(40)

$$V_{i\,\text{max}-N} = V_{dd} + V_{Ib3} + V_{TN} \tag{41}$$

$$V_{i\min-P} = V_1 + V_{Ib2} + V_{TP} + V_{dd}$$
(42)

$$V_{i\max-P} = V_{211} + V_{TP} + V_{ss}$$
(43)

$$V_{o\max} = V_{dd} + V_5 \tag{44}$$

$$V_{a\min} = V_6 + V_{ss} \tag{45}$$

Ces paramètres seront utilisés par la suite, pour la caractérisation finale de l'AOP rail to rail.

METHODOLOGIE D'OPTIMISATION

La méthodologie proposée est principalement basée sur une optimisation des caractéristiques dynamiques, vers les spécifications suivantes : P_{val} , A_{DCval} , GB_{val} et SR_{val} . Pour cette raison nous définissons trois fonctions d'erreur à minimiser, qui consistent la différence entre l'expression définie des paramètres et leurs valeurs désirées, respectant le cahier de charges. Ces différentes fonctions sont données par les expressions suivantes :

$$\mathcal{E}_{A_{DC}} = \left| A_o - A_{DC,val} \right| \tag{46}$$

$$\varepsilon_{GB} = |GB - GB_{val}| \tag{47}$$

$$\varepsilon_{SR} = \left| SR - SR_{val} \right| \tag{48}$$

Par la suite nous définissons une fonction erreur globale qui consiste en une somme pondérée des erreurs précédemment définies. Et ce avec un jeu adéquat de coefficients de pondération k_1 , k_2 et k_3 comme suit :

$$\varepsilon_{tot} = k_1 \varepsilon_{A_{DC}} + k_2 \varepsilon_{GB} + k_3 \varepsilon_{SR} \tag{49}$$

La Figure 7 montre l'allure de la fonction erreur globale en fonction de la puissance consommée et de m. En analysant cette courbe, nous concluons que pour chaque valeur de la puissance il y a une valeur m optimale minimisant la fonction erreur. Ainsi pour une valeur fixée de la puissance on obtient une valeur de m optimale minimisant la fonction erreur, sauf que cette valeur dépend du choix de V₃ et de V₅.

Supposant que la valeur optimale de m est déterminée. L'analyse de la fonction erreur globale donne des valeurs optimales pour V_3 et V_5 , et elle admet un minimum absolu comme il est montré sur la Figure 8.

Un calcul manuel est donc nécessaire pour définir le point de départ de la procédure d'optimisation. Cela pourrait être fait au départ en fixant une valeur aléatoire de m. et chaque fois qu'on détermine les valeurs de V_3 et V_5 on adopte les nouvelles valeurs et on revient sur le calcul de m. On répète cette procédure plusieurs fois jusqu'à l'obtention de la convergence vers un point optimal caractérisé par une faible variation relative de la valeur de m.



Figure 7. Fonction erreur globale en fonction de m et de P.

Figure 8. Fonction erreur globale en fonction de (V₃,V₅).

SIMULATION ET RESULTATS

L'AOP qu'on cherche à concevoir, doit permettre une minimisation de la tension d'alimentation. Des simulations sont faites pour voir jusqu'à quelle valeur on peut réduire la tension d'alimentation, avec la technologie utilisée, on est arrivé à ± 0.75 V. Le cahier des charges est donné par le Tableau 1.

TABLEAU 1 Cahier des Charges

Technologie	CMOS 0.35µm		
Tension d'alimentation ($\pm V_{dd}$)	± 0.75		
Puissance consommée (P)	0.18 mW		
Capacité de charge (C _L)	1 pF		
Gain en DC (A_0)	140 dB		
Gain - Bande passante (GB)	8 MHz		
Marge de phase ($\Phi_{\rm M}$)	60 °		
Slew Rate (SR)	8 V/μs		
(CMR d'entrée)	Rail-to-rail		
(CMR de sortie)	Rail-to-rail		

Pour suivre la procédure proposée, les calculs donnent des valeurs optimales pour des tensions de saturation des transistors:

 $V_3=0.2V$ et $V_5=0.2V$. (50) Les autres tensions de saturation sont données dans le Tableau 2. Avec un facteur de

modulation optimal m_{opt} =4.3.

Alors que les paramètres yet α sont fixés aux valeurs suivantes :

γ=0.25 et α=2

(51)

Les tensions de polarisation sont données dans le Tableau 3.

V ₂₄	0.1V
V_6	0.21V
V_{ib6}	0.15V
$V_{ib2} = V_{ib3}$	-100mV
V ₁₁₁	100mV
V ₁₂₁	0.15V
V_{22}	-0.1V
V ₁₂₂	50mV
V _{ib1}	-100mV

	TABLEAU 2	
Valeurs Numériques des	Tensions de Saturation d	les Transistors

TABLEAU 3					
Valeurs Numériques des Tensions de Polarisation					

V _{p1}	0.45V
V _{p2}	0.76V
V _{p3}	1V
V _{p4}	0.25V
V _{p5}	0.74V

Afin de vérifier la bonne démarche de notre méthodologie, nous avons commencé par tracer la caractéristique de la transconductance totale en fonction de la tension mode commun, comme il est montré sur la Figure 9.



Figure 9 . Courbe de la transconductance $\mathrm{Gm}_{\mathrm{tot}}$ en fonction de la tension mode commun.

On remarque que la transconductance totale présente une variation relative maximale de 6.5% de sa valeur moyenne. Cette variation est acceptable pour considérer que G_{mtot} est presque constante.

La Figure 10 représente la caractéristique statique de l'AOP rail to rail conçu. Effectivement cette structure est symétrique concernant sa caractéristique de transfert et qui donne une étendue dynamique limitée par les lignes d'alimentation "rail to rail" en effet cette étendue est très proche de $\pm V_{dd}$ (V_{dd} =- V_{SS}).



Figure 10. caracteristique statique de l'AOP.

Afin d'évaluer la robustesse de la méthodologie proposée quant à la conception d'AOP rail to rail, nous avons récapitulé sur le Tableau 4 les caractéristiques dynamiques trouvées par simulation, reportées en même temps avec les spécifications du cahier des charges et les prévisions théoriques. Ces résultats montrent l'efficacité de la méthode pour la conception d'AOP rail to rail sauf pour le gain statique qui ne peut pas atteindre les 140dB et ceci est certainement dû à la limite de la structure et aux limites technologiques.

TABLEAU 4 Comparaison des Performances

CARACTERISTIQUES	SPECIFICATION	THEORIQUES	SIMULATION
	S		
Ao (dB)	140	143	113
GB (MHz)	8	9	7.6
SR (V/µs)	8	10	7.8
$\Phi_{\rm M}$ (°)	67		67

Le Tableau 4 montre que cette structure présente un gain en DC relativement élevé par rapport aux structures classiques des AOP. Ceci vient de l'augmentation de la transconductance totale de l'AOP suite à l'utilisation d'un étage différentiel complémentaire, et de l'augmentation de la résistance totale vue par l'étage différentiel améliorée par l'utilisation de l'étage cascode replié.

Le Tableau 5 résume le reste des caractéristiques de l'AOP conçu. On note bien que cette structure présente une faible tension d'offset et une dégradation relative des taux de rejection du mode commun et de l'alimentation CMRR et PSRR respectivement.

TABLEAU 5 Caractéristiques Trouvées

	SR	CMRR	PSRR	Voffset	CMR	Variation de
						Gm _{tot}
SIMULATION	±	81dB	76 dB	0.7 μV	± 0.7	± 6.5%
	7.8V/µs				V	

CONCLUSION

Dans cet article, on a présenté l'étude d'une nouvelle structure d'amplificateur opérationnel rail to rail à transconductance constante en donnant son principe, ses avantages et sa technique de fonctionnement. On a proposé une nouvelle méthodologie de conception et d'optimisation des circuits intégrés analogiques qu'on a appliqué à l'amplificateur opérationnel "rail to rail". Cette méthodologie repose principalement sur la formulation théorique de l'AOP. Le modèle obtenu est implémenté dans un outil mathématique servant pour déterminer les paramètres optimaux du circuit assurant les meilleures performances. L'amplificateur conçu est capable de fonctionner avec une tension d'alimentation basse $\pm 0.75V$ en fournissant un produit gain bande passante de 7.6MHz, une marge de phase de 67degrés et un Slew Rate de 7.8V/µs. Le circuit consomme uniquement 180µW. Les performances atteintes ont permis de valider la démarche de conception et les choix faits sur la technique de stabilisation de la transconductance et la minimisation de la tension d'alimentation et de la puissance consommé par le circuit.

REFERENCES

- Baker R. J., Li, H.W. and Boyce, D. E. 1998. CMOS circuit design, layout, and simulation. *IEEE Press Series on Microelectronic Systems*.
- Botma, J. H., Wassenaar, R. F. & Wiegerink, R. J. 1993. A low voltage CMOS op amp with a rail-to-rail constant-gm input stage and a class AB rail-to-rail output stage. *IEEE Proc. ISCAS 1993*, 2: 1314-1317.
- Chen, Y., Schlarmann, M. E. & Geiger, R. L. 1999. An Improved design Formulation for design and Optimization of Operational Amplifiers. *MWSCAS'99 The 43rd Midwest* Symposium on Circuits and Systems, New Mexico, USA, 8-11 August, 1999.
- Jacob Baker, R., Li, H.W. & Boyce, D.E. 1998. CMOS Circuit Design, Layout, and Simulation. *IEEE Press Series on Microelectronic Systems*.

- Hershenson, M. D., Boyd, S. P. & Lee, T. H. 1998. GPCAD: a Tool for CMOS Op-amp Synthesis. *ICCAD*, pp. 296-303.
- Hogervorst, R., Wiegerink, R. J., P. De Jong, A. L., Fonderie, J., Wassenaar, R.F. & Huijsing, J. H. 1992. CMOS low-voltage operational amplifiers with constant-gm railto-rail input stage. *IEEE Proc. ISCAS*, pp. 2876-2879.
- Hogervost, R., Tero, J. P., Eschauzier, R. G. H. & Huijsing, J. H. 1994. A compact powerefficient 3-V CMOS rail-to-rail input/output operational amplifier for VLSI cell libraries. *IEEE Journal of Solid-State Circuits*, 29 (12): 1505-1513.
- Hogervorst, R., Safai, S. M. & Huijsing, J. H. 1995. A programmable 3-V CMOS rail to-rail opamp with gain boosting for driving heavy loads. *IEEE Proc. ISCAS*, pp. 1544-1547.
- Hogervost, R., Tero, J. P. & Huijsing, J. H. 1996. Compact CMOS constant-gm rail-to-rail input stage with gm-control by an electronic zener diode. *IEEE Journal of Solid-State Circuits*, 31 (7): 1035-1040.
- Huijsing, J. H., Hogervorst, R. & De Langen, K.J. 1995. Low-power low-voltage VLSI operational amplifier cells. *IEEE Trans. Circuits and Systems*, 42 (11): 841-852.
- Hwang, C., Mohamed, A. & Ismail, M. 1995. Universal constant-gm input-stage architecture for low-voltage op amps. *IEEE Trans. Circuits and Systems-I*, 42 (11): 886-895.
- Hwang, C., Motamed, A, & Ismail, M. 1997. LV opamp with programmable rail-to-rail constant-gm. *IEEE Proc. ISCAS*, pp. 1988-1959.
- Loulou, M., Ait Ali, S., Fakhfakh, M. & Masmoudi, N. 2002. An optimized methodology to design CMOS operational amplifier. *International Conference on Microelectronics ICM'02* Liban.
- Redman-White, W. 1997. A high bandwidth constant gm, and slew-rate rail-to-rail CMOS input circuit and its application to analog cell for low voltage VLSI systems. *IEEE Journal of Solid-State Circuits*, 32 (5): 701-712.
- Sakurai, S. & Ismail, M. 1996. Robust design of rail-to-rail CMOS operational amplifiers for a low power supply voltage. *IEEE Journal of Solid-State Circuits-I*, 31 (2): 146-156.
- Wang, M., Mayhugh, T. L., Embabi, S. H. K. & Sánchez-Sinencio, E. 1999. Constant-gm rail-to-rail CMOS op-amp input stage with overlapped transition region. *IEEE Journal of Solid-State Circuits*, 34 (2): 148-156.
- Wu, W.-C. S., Helms, W. J., Kuhn, J. A. & Byrkett, B. E. 1994. Digital-compatible highperformance operational amplifier with rail-to-rail input and output ranges. *IEEE Journal of Solid-State Circuits*, 29 (1): pp. 63-66.